Как планирование DFT повышает эффективность тестирования и отладки PCBA

PCBA может быть собрана правильно, но при этом ее будет сложно протестировать.

Вот где планирование DFT имеет значение.

Проектирование для обеспечения тестируемости (DFT) — это не только добавление дополнительных тестовых точек в разводку печатной платы. В реальном проекте PCBA планирование DFT решает, можно ли запитать, запрограммировать, протестировать, измерить, отладить, переработать, повторно протестировать и выпустить собранную плату в практических производственных условиях.

Тест «пройден/не пройден» позволяет команде узнать, работает ли доска.

Хороший план DFT помогает команде понять, куда смотреть, если этого не происходит.

Эта разница имеет значение при создании прототипа-, первой проверке сборки, подготовке пилотной сборки и повторном производстве EMS. Инженер-конструктор может отладить одну плату с помощью лабораторных инструментов, перемычек и глубоких знаний о продукте. Группе тестирования EMS нужен повторяемый путь, который работает на нескольких платах, с документированными шагами и четким алгоритмом обработки ошибок.

Планирование DFT повышает эффективность тестирования и отладки печатных плат, упрощая обнаружение вероятного пути отказа до того, как плата достигнет испытательного стенда.

ДПФ не является этапом тестирования. Это дизайнерское решение.

Тестирование происходит после сборки.

Планирование DFT происходит до того, как плата будет построена.

Это различие легко упустить из виду. Многие команды рассматривают тестирование как нечто, что фабрика может «вычислить» после выпуска файлов печатной платы. Иногда это работает для простых плат. Но для плат на базе встроенного ПО-, промышленных плат управления, плотных макетов SMT, корпусов BGA, коммуникационных интерфейсов, реле, датчиков или продуктов, интегрированных в корпус-, позднее планирование тестирования может обернуться поздней отладкой.

Плата может включиться, но причина неисправности может быть неясна.

Тест может сказать «не пройден», но он не может сказать, связана ли проблема со сборкой, прошивкой, повреждением компонента, контактом крепления, проводкой разъема, состоянием нагрузки или конструктивными особенностями.

Планирование тестируемости заставляет думать об этом раньше. Он спрашивает:

• Какие функции необходимо проверить?
• Какие сигналы должны быть доступны?
• Какие шины питания требуют измерения или изоляции?
• Какие интерфейсы требуют программирования или доступа к связи?
• Какие неисправности необходимо быстро изолировать?
• Какие этапы испытаний должны повторяться группой тестирования EMS?
• Какую отладочную информацию следует записать после сбоя?

Плата, предназначенная только для функционирования, может работать на столе инженера.

Плату, предназначенную для тестирования, можно проверять, диагностировать, ремонтировать и повторно тестировать с меньшими догадками.

Начните с того, что должен доказать тест

Многие дискуссии по ДПФ начинаются с контрольных точек.

Обычно это не лучшая отправная точка.

Лучше задать первый вопрос: что должна доказать эта PCBA, прежде чем ее можно будет выпустить?

Для некоторых проектов ответ может быть простым: правильное размещение компонентов, отсутствие очевидных замыканий, стабильное-включение питания и базовые электрические проверки. В других случаях плата может нуждаться в загрузке встроенного ПО, реакции датчика, проверке связи, переключении реле, измерении тока, аналоговой калибровке или взаимодействии на уровне системы- с другим модулем.

В таких ситуациях не требуется один и тот же план тестирования.

Это предотвращает одну из наиболее распространенных проблем тестируемости: на плате есть контрольные точки, но нет правильного доступа для тестирования.

Удобная для компоновки площадка может не помочь группе тестирования локализовать неисправность. Разъем, который работает во время инженерной разработки,-может быть заблокирован после сборки, нанесения покрытия или интеграции корпуса. Интерфейс прошивки, подходящий для одного инженера, может оказаться непригодным для повторных производственных испытаний.

Хорошее планирование DFT начинается с условия выпуска, а затем возвращается к доступу, методу крепления, вводу прошивки, точкам измерения и правилам повторного тестирования.

Выйдите за рамки тестирования «прошел/не прошел»

Результат «прошел/не прошел» полезен, но это не то же самое, что диагноз.

Ответы на обнаружение: прошла ли плата?

Ответы на диагноз: куда команде следует смотреть дальше?

Эта разница становится важной, когда печатная плата не проходит проверку FCT, ICT, летающего зонда, программирования или проверки-при включении. Если тест сообщает только об общем сбое платы, команде все равно может потребоваться длительный цикл ручной отладки, чтобы найти реальную проблему.

Более строгий подход DFT делает процесс тестирования более наглядным.

Например, в случае сбоя коммуникационного порта пути отладки может потребоваться доступ к:

• опоры питания и заземления для схемы интерфейса;
• сигналы сброса, включения или загрузки;
• тактовый сигнал или выход генератора;
• подтверждение распиновки разъема;
• версия прошивки или статус программирования;
• подтверждение контакта со светильником;
• известное-исправное состояние кабеля, нагрузки или внешнего модуля;
• промежуточные сигнальные точки между функциональными блоками.

Это не означает, что каждая плата нуждается в мощной диагностической архитектуре.

Простую плату не следует-перепроектировать для тестирования. Но если продукт содержит встроенное ПО, компоненты с высокой-плотностью, полевые проводки, промышленные устройства ввода-вывода, переключатели питания, датчики или интерфейсы,-специфичные для клиента, при планировании DFT следует думать не только об одном результате «прошел/не прошел».

Результат теста, показывающий «провал» без пути отладки, может превратить одну неисправную плату в долгое расследование.

Доступ к тестированию начинается с макета, а не с тестовой станции

Отдел тестирования не может получить доступ к сигналу, который никогда не был доступен в макете.

Это звучит очевидно, но это одна из самых простых вещей, которую легче всего упустить, когда команда дизайнеров находится под давлением графика.

Тестовый доступ зависит от планировочных решений:

• имеют ли критические сети практический доступ к зондам;
• достижимы ли контрольные точки с помощью щупов;
• блокируют ли высокие компоненты перемещение зонда;
• находятся ли контрольные точки слишком близко к корпусам компонентов или краям платы;
• поддерживают ли реперные метки и отверстия для инструментов повторяемое выравнивание приспособлений;
• остаются ли программные заголовки доступными после сборки;
• можно ли протестировать плату до или после нанесения покрытия или интеграции в корпус.

Контрольная точка, расположенная в неправильном месте, может оказаться почти так же бесполезной, как и отсутствие контрольной точки вообще.

Для плат с высокой-плотностью ответ не всегда такой: «добавьте контрольную точку в каждую цепь». Размер платы, целостность сигнала, стоимость, объем производства и метод тестирования — все это имеет значение. В некоторых случаях приоритета заслуживают критически важные сети, шины питания, линии сброса, часы, сигналы программирования и интерфейсы повышенного-риска. В других случаях сканирование границ, летающий зонд или функциональное тестирование могут более эффективно удовлетворить потребности в тестировании.

Планирование DFT — это не слепое добавление функций.

Речь идет о предоставлении группе тестирования доступа к важным сигналам.

Граничное сканирование может уменьшить проблему черного ящика

Сканирование границ, часто связанное с IEEE 1149.1 и JTAG, может быть полезным, когда доступ к физическому датчику ограничен.

Это особенно актуально для плат с BGA, микросхемами с мелким-шагом, процессорами, FPGA, устройствами памяти или плотными цифровыми межсоединениями. В этих конструкциях многие важные контакты после сборки физически недоступны. Без пути сканирования или другого метода диагностики плата в случае сбоя может вести себя как черный ящик.

Граничное сканирование может помочь проверить соединения между совместимыми устройствами, поддержать рабочие процессы программирования или настройки, а также обеспечить видимость диагностики там, где физическое зондирование затруднено.

Но это помогает только в том случае, если это запланировано.

Полезное планирование пограничного сканирования может включать в себя:

• маршрутизация сигналов сканирования к доступному разъему или тестовому интерфейсу;
• подтверждение того, какие устройства поддерживают периферийное сканирование;
• правильное определение цепочки сканирования;
• предоставление файлов BSDL при необходимости;
• подтверждение того, используется ли сканирование границ для производственных испытаний, инженерной отладки или того и другого;
• убедитесь, что тестовый интерфейс не заблокирован механической конструкцией или ограничениями корпуса.

Граничное сканирование не заменяет весь доступ к физическому тестированию и не проверяет состояние каждого аналогового устройства, источника питания или разъема. Это наиболее полезно, когда цепочка сканирования запланирована, документирована и поддерживается выбранными устройствами.

Для простой платы с ограниченной цифровой сложностью периферийное сканирование может принести мало пользы. Для плотной платы управления или сборки на базе процессора- это может быть разницей между полезной изоляцией неисправности и общим функциональным сбоем.

Разделение мощности и сигналов может сократить циклы отладки

Некоторые неисправности трудно устранить, поскольку схема не предназначена для изоляции.

Короткое замыкание на общей шине питания может повлиять на многие части платы. Неисправный интерфейс связи может быть трудно отличить от прошивки, проводки разъема, повреждения трансивера или контакта с приспособлением. Цепь аналоговых сигналов может выйти из строя на выходе, тогда как реальная проблема возникает на несколько этапов раньше.

Планирование DFT может уменьшить эту неопределенность.

Полезные варианты дизайна могут включать в себя:

• доступные точки измерения на важных шинах питания;
• практические опорные точки вблизи измеряемых сигналов;
• варианты изоляции, такие как перемычки с сопротивлением 0 Ом, перемычки или съемные соединения, где это необходимо;
• промежуточные контрольные точки в цепях сигналов;
• включить или сбросить управление функциональными блоками;
• известные-хорошие параметры загрузки или обратной связи для выбранных интерфейсов;
• четкое разделение между ошибкой программирования, неисправностью прибора и неисправностью платы.

Это не всегда дорогостоящие изменения конструкции. Зачастую это небольшие решения, принятые достаточно рано.

Главное — подумать о том, что увидит техник, когда плата выйдет из строя.

Если все, что может сообщить тестовая система, — это «неисправность платы», путь отладки начинается с неопределенности. Если планирование DFT предоставляет доступ к функциональным блокам, доменам питания и критически важным интерфейсам, у команды больше шансов превратить сбой в конкретное действие.

Микропрограммное обеспечение и программирование относятся к планированию DFT

Для многих современных печатных плат тестирование является не только электрическим.

Это также зависит от программного обеспечения-.

Для функционального тестирования платы может потребоваться прошивка. Для этого может потребоваться загрузчик, тестовый образ, рабочий образ, файл конфигурации, серийный номер, MAC-адрес, данные калибровки или сценарий связи. Если эти входы не контролируются, правильно собранная плата все равно может не пройти тест по неправильной причине.

Планирование DFT должно уточнить:

• кто предоставляет прошивку;
• какая версия прошивки используется для производственного тестирования;
• запрограммирована ли плата до или после проверки;
• какой интерфейс используется для программирования;
• остается ли доступным разъем для программирования;
• требуется ли контрольная сумма, файл журнала или запись версии;
• что произойдет, если программирование потерпит неудачу;
• нужно ли перепрограммировать плату после переделки.

Это один из наиболее распространенных разрывов между инженерными испытаниями и производственными испытаниями.

Команда разработчиков может знать, как загрузить прошивку с лабораторного компьютера. Группе тестирования EMS нужен метод, который можно документировать, использовать, проверять и повторять.

Если прошивка не является частью планирования DFT, функциональное тестирование может превратиться в сеанс устранения неполадок программирования еще до того, как начнется настоящее тестирование.

Готовность приспособления зависит от решений DFT

Испытательное приспособление — это не просто механический держатель.

Это физический результат предыдущих решений о тестируемости.

Готовность приспособления зависит от:

• где щупы могут контактировать с платой;
• достаточно ли велики подушечки и расположены ли они на соответствующем расстоянии для предполагаемого метода;
• блокирует ли высота компонента доступ;
• предотвращает ли поддержка доски прогибание во время контакта;
• нужны ли соединителям ответные кабели;
• тестируется ли плата с одной или с обеих сторон;
• проводится ли испытание до или после нанесения покрытия или интеграции корпуса;
• требуется ли оператору взаимодействие со штрих-кодом, этикеткой или серийным номером;
• требуют ли вышедшие из строя агрегаты разделения и повторных испытаний.

Если эти решения отложить допоздна, сборка может продвинуться вперед, а тестирование станет узким местом.

Команде EMS не требуется полноценное производственное оборудование для каждой ранней инженерной сборки. Но ему необходимо знать ожидаемый путь: ручное тестирование, летающий зонд, ICT, периферийное сканирование, FCT, временное приспособление, -установка, предоставленная клиентом, или производственное-приспособление.

Это разные предположения о сборке.

Проблема с приспособлением часто выглядит как неисправность платы, пока команда не докажет стабильность контакта, кабеля или установки.

Проект может быть готов кСборка печатной платыи при этом не быть готовым к повторяемому тестированию.

Планирование DFT должно определить цикл доработки и повторного тестирования

Тестирование не заканчивается, когда плата выходит из строя.

Следующий вопрос – что происходит после неудачи.

Без определенного пути повторного тестирования решения о доработке могут стать противоречивыми. Один техник может заменить подозрительный компонент и повторить только тот шаг, на котором произошел сбой. Другой может повторно запустить полную функциональную проверку. Третий может пройти мимо платы после быстрой проверки-включения питания, поскольку первоначальный симптом исчез.

Это создает риск.

Практический план DFT должен определять:

• какие отказы требуют инженерной проверки;
• какие доработки разрешены;
• что необходимо проверить после доработки;
• необходимо ли повторять полную последовательность испытаний;
• приемлемо ли целенаправленное повторное тестирование;
• какие данные об отказах следует фиксировать;
• как обостряются повторяющиеся сбои.

Это не бумажная работа сама по себе.

Переработанную PCBA не следует выпускать, потому что «теперь она выглядит нормально». Его следует выпустить, поскольку согласованный путь повторного тестирования подтверждает, что проблема закрыта.

Именно здесь планирование DFT поддерживает как эффективность производства, так и контроль качества.

Что должен включать в себя готовый пакет DFT-PCBA

Планирование DFT становится полезным, когда оно отображается в инженерном пакете.

Это не обязательный набор документов для каждой сборки. Это способ показать, какая информация может потребоваться, когда объем тестирования выходит за рамки простого визуального осмотра или проверки-при включении питания.

Для OEM-покупателей практичный пакет DFT-может включать:

Для простой платы может потребоваться только более легкий тестовый путь. Для промышленной платы управления на основе встроенного ПО- может потребоваться более полный пакет DFT. Для пилотной сборки может потребоваться больше повторяемых записей, чем для первого инженерного образца.

Важным моментом является не объем документа.

Важным моментом является то, обладает ли команда EMS достаточной информацией для тестирования платы без построения метода тестирования на основе догадок.

Используйте результаты тестирования для улучшения следующей версии

DFT – это не одноразовый-контрольный список.

Первая сборка часто учит команду чему-то, что не было очевидно во время проверки макета.

После тестирования и отладки PCBA команда OEM и EMS должна задать следующие вопросы:

• Какие неисправности было трудно изолировать?
• Какие этапы тестирования заняли больше времени, чем ожидалось?
• Какие функции не удалось надежно протестировать?
• К каким точкам зонда было трудно получить доступ?
• Какие контакты прибора вызвали ложные сбои?
• Какие этапы прошивки или программирования вызвали путаницу?
• Какие переработанные платы потребовали большего количества повторных испытаний, чем ожидалось?
• Результаты каких тестов в следующий раз следует записать иначе?

Эта обратная связь не должна оставаться только в области тестирования.

Он должен содержать следующую версию печатной платы, следующую процедуру тестирования, следующую конструкцию приспособления и следующий пакет NPI.

Хороший процесс DFT превращает первую сборку в цикл обучения.

Как это связано с поддержкой сборки и тестирования печатных плат

Для OEM-покупателей планирование DFT наиболее полезно, когда оно объединяет дизайн платы, объем сборки, потребности в программировании, доступ для тестирования и ожидания выпуска до начала производства.

STHL поддерживает OEM-проекты посредством подготовки сборки, планирования испытаний иТестирование и проверка, включая обсуждения AOI, ICT, FCT, рентгеновского контроля, входных данных для программирования встроенного ПО, готовности приспособлений, ожиданий доработок и повторных испытаний, а также потребностей в отслеживании.

Цель состоит в том, чтобы не добавлять ненужное тестирование.

Цель состоит в том, чтобы сделать объем тестирования достаточно практичным с учетом функции платы, этапа производства и уровня риска.

Готовите сборку PCBA, требующую более четкого доступа к тестированию или планирования функционального тестирования? Отправьте свой проект черезЗапросить ценуили по электронной почтеinfo@pcba-china.com.

Заключение

Планирование DFT повышает эффективность тестирования и отладки печатных плат, поскольку оно перемещает мышление о тестировании вверх по течению, прежде чем плата достигнет линии.

Это помогает командам OEM и EMS определить, что необходимо протестировать, куда необходим доступ, как будет загружено встроенное ПО, какое устройство или кабельная установка требуется, какой результат считается пройденным или неудовлетворительным, а также как следует отлаживать, перерабатывать и повторно тестировать вышедшие из строя платы.

Плату, которую легко собрать, не всегда легко протестировать.

Плата, которую легко протестировать, обычно представляет собой такую ​​плату, на которой перед сборкой учитывались доступ для тестирования, программирование, готовность приспособлений и видимость отладки.

Для OEM-покупателей практический урок прост: лучшее время спросить, как будет тестироваться плата, — это до того, как пакет компоновки и сборки будет заблокирован.